逻辑开发工程师岗位职责 篇2

　　fpga逻辑开发工程师岗位职责

　　fpga开发工程师/数字逻辑工程师岗位描述:

　　1)作为一个产品或者一个核心模块主要开发工程师;

　　2)承担一个产品或者一个核心模块维护和功能升级;

　　3)作为重点问题或者需求的核心攻关力量

　　岗位要求:

　　3年及以上工作经验。是做fpga设计或者验证，asic设计或者验证也可以，算法相关不做要求。

　　必备经验:

　　开发:精通verilog或者vhdl。熟练使用altera或者xilinx综合、时序分析工具，如果是做asic，要熟悉相应的综合工具。

　　验证:精通system verilog，uvm方法学。熟练使用modelsim、questasim、vcs等仿真工具

　　fpga开发工程师(junior)3名

　　岗位描述

　　1)维护或者开发特定需求的功能模块;

　　2)继承已有产品，完成新产品;

　　3)作为功能较为简单的产品主要开发工程师;

　　岗位要求:

　　1-3年工作经验:本科生及以上。

　　必备经验:

　　开发:熟练使用verilog或者vhdl。熟练使用altera或者xilinx综合、时序分析工具，如果是做asic，要熟悉相应的`综合工具。

　　验证:熟练使用system verilog，uvm方法学。熟练使用modelsim、questasim、vcs等仿真工具

　　岗位描述:

　　1)作为一个产品或者一个核心模块主要开发工程师;

　　2)承担一个产品或者一个核心模块维护和功能升级;

　　3)作为重点问题或者需求的核心攻关力量

　　岗位要求:

　　3年及以上工作经验。是做fpga设计或者验证，asic设计或者验证也可以，算法相关不做要求。

　　必备经验:

　　开发:精通verilog或者vhdl。熟练使用altera或者xilinx综合、时序分析工具，如果是做asic，要熟悉相应的综合工具。

　　验证:精通system verilog，uvm方法学。熟练使用modelsim、questasim、vcs等仿真工具

　　fpga开发工程师(junior)3名

　　岗位描述

　　1)维护或者开发特定需求的功能模块;

　　2)继承已有产品，完成新产品;

　　3)作为功能较为简单的产品主要开发工程师;

　　岗位要求:

　　1-3年工作经验:本科生及以上。

　　必备经验:

　　开发:熟练使用verilog或者vhdl。熟练使用altera或者xilinx综合、时序分析工具，如果是做asic，要熟悉相应的综合工具。

　　验证:熟练使用system verilog，uvm方法学。熟练使用modelsim、questasim、vcs等仿真工具